中文
为了满足远超其产能的需求压力，众多网络设备和半导体制造商可谓如坐针毡。他们不仅需要生产专用集成电路（ASIC）和芯片上系统（SoC）驱动的超高密度设备，还要以不断刷新记录的速度将其投放市场。
加快芯片生产速度的最大机遇是什么？这种机遇便是最终消除那些过时的低效率测试工作流程，实现测试验证的完全现代化。换言之，就是使用基于仿真的自动化方法来应对虚拟的和以软件为中心的芯片世界的挑战，从而实现流片前验证和流片后验证测试的标准化。
我们在上一篇博客
中已经探讨了不断演进的芯片测试所带来的全局性机遇。现在，我们将详细讨论这种演进将如何在技术层面发挥作用。
关于现状的简要复习
直到最近，人们在验证集成电路和印刷电路板的设计时，仍然要使用大量基于硬件的电子设计自动化（EDA）仿真系统对芯片进行仿真。物理测试集可以生成供给20或30个端口的流量，而每个端口和接口所要求的测试集却不尽相同。这将是一个缓慢且昂贵的过程。而在市场和成本压力的作用下，此类测试往往只是走个过场，甚至因为缺乏专业能力而被完全略过。
如果测试可以按计划执行，在芯片制造后才发现的问题就只能通过重新设计和重新制造来加以补救。那结果怎样呢？数千个小时的工作付诸东流，损失的规模相当于成本的30倍，而且总体的进度延误可能达到一年之久。
今天的市场环境已经不能再容忍等设计完成流片后再执行全面的芯片验证。半导体制造商需要在芯片的流片前验证和流片后验证中摒弃硬件解决方案。
EDA仿真和测试将走向虚拟化
芯片行业正在步入虚拟化的时代，以更灵活的软件替代原有的硬件解决方案。为了加快设计进程，各类EDA系统都在缩减并且逐步虚拟化。EDA仿真器则开始填补这一空缺。
芯片流片前的测试解决方案也在不断演进，纯软件流量仿真器正在替代基于硬件的流量生成器。这一类软件流量仿真器具备了已经在网络测试中普遍应用的仿真能力。
虚拟化测试将不再受制于预先购买的测试端口数量，可以支持快速测试数千个端口和轻松修改被测功能模块所需的扩展性和自动化工作流程。它还能提供仿真多种协议和流量状况的敏捷性和强大能力。
利用测试场景库，即使那些不具备特定专业能力的工程师也能对各类设计执行测试。测试人员无需用50个小时的时间去设置复杂的网络环境，因为自动化工作流程可以在短短10分钟内完成任务，效率提高了整整300倍。
自动化是成功的关键
将软件融入流片前阶段的工作仍在进行当中，但已经在制造前实现了大量的芯片设计验证：
持续的流片前测试将缩短芯片的开发周期并节省大量资源。
更高的灵活性和自动化水平将使大规模条件下的全面测试成为可能。
在设计阶段查明和解决缺陷将确保芯片满足业界的高质量标准。
在完全实施后，虚拟化流片前芯片设计验证将帮助芯片厂商以更好、更快方式设计出更大、更复杂的芯片，并实现更高的质量。
目前，思博伦正在与EDA仿真厂商合作将自动化测试仿真集成到全新的解决方案中。欢迎关注我们的思博伦技术创新计划，深入了解您的芯片测试进程如何从这一演进战略中受益。
